在半導體產(chǎn)業(yè)鏈中，特別是第三代半導體（寬禁帶半導體）產(chǎn)業(yè)鏈中，會有襯底及外延層之分，那外延層的存在有何意義？和襯底的區(qū)別是什么呢？

  在第三代半導體產(chǎn)業(yè)鏈，晶圓制備過程中存在兩個重要環(huán)節(jié)：①是襯底的制備，②是外延工藝的實施。這兩個環(huán)節(jié)的區(qū)別是怎樣的，存在的意義又有何不同？

  襯底 —— 由半導體單晶材料精心打造的晶圓片，可以作為基礎直接投入晶圓制造的流程來生產(chǎn)半導體器件，或者進一步通過外延工藝來增強性能。

  那么半導體“外延”又是什么呢？簡而言之，外延就是在經(jīng)過精細處理（切割、磨削、拋光等）的單晶襯底之上，再生長一層新的單晶。這層新單晶與襯底可以是同種材料，也可以是不同材料，這樣可以根據(jù)需要來實現(xiàn)同質或異質外延。

  因為新生長的單晶層會按照襯底的晶相進行擴展，所以被稱為外延層。它的厚度一般只有幾微米。以硅為例，硅外延生長就是在具有特定晶向的硅單晶襯底上，再生長一層與襯底晶向相同、電阻率和厚度可控的、晶格結構完美的硅單晶層。當外延層生長在襯底上后，整體就稱為外延片。

  對于傳統(tǒng)的硅半導體產(chǎn)業(yè)來說，直接在硅片上制作高頻大功率器件會遇到一些技術難題，如集電區(qū)的高擊穿電壓、小串聯(lián)電阻和小飽和壓降的要求難以實現(xiàn)。而外延技術的引入巧妙地解決了這些問題。解決的方法是：在低電阻率的硅襯底上生長一層高電阻率的外延層，然后在高電阻率的外延層上制作器件。這樣，高電阻率的外延層為器件提供了高的擊穿電壓，而低電阻率的襯底則減小了基片的電阻，進而降低了飽和壓降，從而實現(xiàn)了高擊穿電壓與小電阻、小壓降之間的平衡。

  就第三代半導體器件而言，這類半導體器件幾乎都做在外延層上，碳化硅SIC晶片本身只作為襯底。SiC外延材料的厚度、背景載流子濃度等參數(shù)直接決定著SiC器件的各項電學性能。高電壓應用的碳化硅器件對于外延材料的厚度、背景載流子濃度等參數(shù)提出新的要求。因此，碳化硅外延技術對于碳化硅器件性能的充分發(fā)揮具有決定性的作用，幾乎所有SiC功率器件的制備均是基于高質量SiC外延片，外延層的制作是寬禁帶半導體產(chǎn)業(yè)重要的一環(huán)。

 吉致電子針對晶圓襯底和外延片特性，提供不同的CMP拋光液和解決方案。吉致電子專業(yè)研發(fā)生產(chǎn)半導體襯底拋光液,半導體拋光液,硅襯底拋光液,外延片CMP拋光液,大尺寸襯底研磨拋光液。尤其在碳化硅外延片的研磨拋光工藝上，有成熟且有效的CMP全系產(chǎn)品和方案，幫助客戶提升效率及良品率。

無錫吉致電子科技有限公司

http://lygpingan.cn/

聯(lián)系電話：17706168670

郵編：214000

地址：江蘇省無錫市新吳區(qū)新榮路6號